LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Deskripsyon

Ang MachXO2 nga pamilya sa ultra low power, instant-on, non-volatile PLDs adunay unom ka device nga adunay densidad gikan sa 256 ngadto sa 6864 Look-Up Tables (LUTs).Dugang sa LUT-based, barato nga programmable logic, kini nga mga device adunay Embedded Block RAM (EBR), Distributed RAM, User Flash Memory (UFM), Phase Locked Loops (PLLs), preengineered source synchronous I/O nga suporta, advanced configuration support. lakip ang kapabilidad sa dual-boot ug gipagahi nga mga bersyon sa kasagarang gigamit nga mga gimbuhaton sama sa SPI controller, I2 C controller ug timer/counter.Gitugotan sa kini nga mga bahin ang kini nga mga aparato nga magamit sa mubu nga gasto, taas nga gidaghanon sa mga konsumedor ug aplikasyon sa sistema.Ang mga aparato sa MachXO2 gidisenyo sa usa ka 65 nm nga dili dali dali nga proseso sa ubos nga gahum.Ang arkitektura sa device adunay pipila ka mga bahin sama sa programmable low swing differential I/Os ug ang abilidad sa pagpalong sa I/O nga mga bangko, on-chip PLLs ug oscillators sa dinamikong paagi.Kini nga mga feature makatabang sa pagdumala sa static ug dynamic nga konsumo sa kuryente nga moresulta sa ubos nga static power para sa tanang miyembro sa pamilya.Ang MachXO2 device anaa sa duha ka bersyon – ultra low power (ZE) ug high performance (HC ug HE) device.Ang mga ultra low power device gitanyag sa tulo ka speed grades –1, –2 ug –3, uban sa –3 ang pinakapaspas.Sa susama, ang mga high-performance nga mga himan gitanyag sa tulo ka mga grado sa tulin: -4, -5 ug -6, uban sa -6 ang pinakapaspas.Ang mga HC device adunay internal nga linear voltage regulator nga nagsuporta sa external VCC supply voltages nga 3.3 V o 2.5 V. Ang ZE ug HE device modawat lang sa 1.2 V isip external VCC supply voltage.Gawas sa boltahe sa suplay sa kuryente ang tanan nga tulo nga mga klase sa mga aparato (ZE, HC ug HE) parehas nga magamit ug magkatugma sa usag usa.Ang MachXO2 PLDs anaa sa usa ka halapad nga han-ay sa advanced halogen-free packages gikan sa space saving 2.5 mm x 2.5 mm WLCSP ngadto sa 23 mm x 23 mm fpBGA.Gisuportahan sa mga aparato sa MachXO2 ang densidad nga paglalin sulod sa parehas nga pakete.Ang talaan 1-1 nagpakita sa mga densidad sa LUT, pakete ug mga opsyon sa I/O, uban sa uban pang importanteng mga parameter.Ang pre-engineered source synchronous logic nga gipatuman sa MachXO2 device family nagsuporta sa halapad nga mga interface standards, lakip ang LPDDR, DDR, DDR2 ug 7:1 gearing para sa display I/Os.