TMS320C6657CZHA IC DSP FIX/FLOAT POINT 625FCBGA

Deskripsyon

Ang arkitektura sa KeyStone sa TI naghatag ug usa ka programmable nga plataporma nga nag-integrate sa nagkalain-laing subsystems (C66x cores, memory subsystem, peripheral, ug accelerators) ug naggamit ug pipila ka mga innovative component ug techniques aron mapadako ang intradevice ug interdevice nga komunikasyon nga makapahimo sa lain-laing DSP resources nga molihok nga episyente ug hapsay.Ang sentro niini nga arkitektura mao ang mga yawe nga sangkap sama sa Multicore Navigator nga nagtugot alang sa episyente nga pagdumala sa datos tali sa lainlaing mga sangkap sa aparato.Ang TeraNet usa ka nonblocking switch fabric nga makapahimo sa paspas ug walay panagbingkil sa internal nga paglihok sa datos.Ang multicore shared memory controller nagtugot sa access sa shared ug external memory direkta nga walay pagdrowing gikan sa switch nga kapasidad sa panapton.Para sa fixed-point nga paggamit, ang C66x core adunay 4× ang multiply accumulate (MAC) nga kapabilidad sa C64x+ cores.Dugang pa, ang C66x core nag-integrate sa floating-point capability ug ang per-core raw computational performance usa ka industry-leading 40 GMACS kada core ug 20 GFLOPS kada core (@1.25 GHz operating frequency).Ang C66x core makahimo sa 8 single precision floating-point MAC operations kada cycle ug makahimo sa double-ug mixed-precision operations ug IEEE 754 compliant.Ang C66x core naglakip sa 90 ka bag-ong mga instruksyon (itandi sa C64x+ core) nga gipunting alang sa floating-point ug vector math oriented nga pagproseso.Kini nga mga pagpaayo nagbunga ug daghang mga pag-uswag sa pasundayag sa mga sikat nga DSP kernel nga gigamit sa pagproseso sa signal, matematika, ug mga gimbuhaton sa pagkuha sa imahe.Ang C66x core kay backward code-compatible sa kanhi nga henerasyon sa TI nga C6000 fixed- ug floating-point DSP cores, pagsiguro sa software portability ug gipamubu nga software development cycles para sa mga aplikasyon nga migrate ngadto sa mas paspas nga hardware.Ang C665x DSP nag-apil sa daghang gidaghanon sa on-chip memory.Dugang pa sa 32KB sa L1 nga programa ug data cache, ang 1024KB sa gipahinungod nga panumduman mahimong ma-configure isip mapped RAM o cache.Ang device usab nag-integrate sa 1024KB sa Multicore Shared Memory nga mahimong gamiton isip shared L2 SRAM ug/o shared L3 SRAM.Ang tanan nga mga panumduman sa L2 naglakip sa pag-ila sa sayup ug pagtul-id sa sayup.Para sa paspas nga pag-access sa external memory, kini nga device naglakip sa 32-bit DDR-3 external memory interface (EMIF) nga nagdagan sa gikusgon nga 1333 MHz ug adunay suporta sa ECC DRAM.